كشفت فرق البحث في إنتل يوم السبت النقاب عن عمل تعتقد الشركة أنه سيساعدها على الاستمرار في تسريع وتقليص أزمة رقائق الحوسبة على مدى السنوات العشر المقبلة ، مع العديد من التقنيات التي تهدف إلى تكديس أجزاء من الرقائق فوق بعضها البعض.

قدمت مجموعة مكونات الأبحاث التابعة لشركة Intel العمل في أوراق بحثية في مؤتمر دولي عقد في سان فرانسيسكو.

تعمل شركة Silicon Valley على استعادة ريادتها في صنع أصغر وأسرع الرقائق التي فقدتها في السنوات الأخيرة لمنافسين مثل Taiwan Semiconductor Manufacturing Co و Samsung Electronics Co Ltd.

في حين وضع الرئيس التنفيذي لشركة إنتل بات جيلسنجر خططًا تجارية تهدف إلى استعادة هذا الصدارة بحلول عام 2025 ، فإن العمل البحثي الذي تم الكشف عنه يوم السبت يعطي نظرة على الكيفية التي تخطط بها إنتل للمنافسة بعد عام 2025.

إحدى الطرق التي تقوم بها إنتل بتعبئة المزيد من قوة الحوسبة في الرقائق عن طريق تكديس “القطع” أو “الشرائح” في ثلاثة أبعاد بدلاً من صنع الرقائق كلها كقطعة واحدة ثنائية الأبعاد.

عرضت Intel العمل يوم السبت الذي يمكن أن يسمح بعشرة أضعاف عدد الاتصالات بين القطع المكدسة ، مما يعني أنه يمكن تكديس المنتج الأكثر تعقيدًا فوق بعضها البعض.

ولكن ربما كان أكبر تقدم أظهر يوم السبت هو ورقة بحثية توضح طريقة لتكديس الترانزستورات – مفاتيح صغيرة تشكل أبسط أجزاء البناء الأساسية للرقائق من خلال تمثيل 1 و 0 للمنطق الرقمي – فوق بعضها البعض.

تعتقد إنتل أن هذه التقنية ستنتج زيادة بنسبة 30٪ إلى 50٪ في عدد الترانزستورات التي يمكن تعبئتها في منطقة معينة على شريحة.

ووفقا للشركة فإن زيادة عدد الترانزستورات هو السبب الرئيسي وراء زيادة سرعة الرقائق باستمرار على مدار الخمسين عامًا الماضية.

وقال بول فيشر ، المدير وكبير المهندسين في مجموعة إنتل كومبوننتس ريسيرش جروب لرويترز في مقابلة: “من خلال تكديس الأجهزة مباشرة فوق بعضها البعض ، من الواضح أننا نحفظ المساحة”.

تابع: “نحن نعمل على تقليل أطوال التوصيل البيني وتوفير الطاقة حقًا ، مما يجعل هذا ليس أكثر فعالية من حيث التكلفة فحسب ، بل يؤدي أيضًا إلى أداء أفضل.”

المصدر: رويترز